La France a lancé ASTEERICS, un centre national de compétence en microélectronique conçu pour renforcer l’indépendance européenne en matière de semi-conducteurs dans le cadre du EU Chips Act. L’installation, dirigée par le pôle de compétitivité Minalogic, fournit des outils de conception de puces, des technologies de prototypage et un accès aux fonderies pour aider les startups et PME européennes à mener leurs concepts de semi-conducteurs jusqu’à la production industrielle.
L’initiative réunit six grands clusters électroniques français dont Alpha RLH, Images & Réseaux, SCS, Pôle S2E2 et Cap’tronic, créant un réseau national unifié qui agira comme un guichet unique pour l’écosystème de la microélectronique, selon le réseau aCCCess. Le centre bénéficie d’un cofinancement de l’Union européenne via l’entreprise commune Chips du programme Europe numérique au titre de l’Accord de subvention n° 101217840.
En tant que composante officielle française du réseau paneuropéen des Centres de Compétence Chips, ASTEERICS coordonnera ses efforts via le réseau aCCCess pour assurer l’alignement sur les stratégies européennes plus globales en matière de semi-conducteurs. Ce lancement à Paris marque une étape critique dans l’alignement industriel de la France sur les objectifs à l’échelle de l’UE pour la souveraineté des puces.
Technologies et services avancés
Le centre se concentrera sur trois technologies de semi-conducteurs stratégiques : FD-SOI (Fully Depleted Silicon on Insulator), Nitrure de Gallium (GaN), et Carbure de Silicium (SiC), comme le rapporte IT SOCIAL. Ces technologies sont essentielles au développement de puces à haute performance et faible consommation destinées à des secteurs critiques tels que l’IA, l’IoT, l’automobile et la gestion de l’énergie.
ASTEERICS offrira l’accès à des outils d’Electronic Design Automation (EDA) généralement coûteux et à des blocs de propriété intellectuelle que les startups peinent à financer indépendamment. Le centre facilitera également les liens entre les PME et la fabrication à l’échelle industrielle, incluant un accès simplifié aux nouvelles lignes pilotes européennes financées par le Chips Act, telles que la ligne FD-SOI pilotée par l’institut de recherche français CEA-Leti.
Au-delà des ressources techniques, l’initiative offre un soutien commercial complet, incluant formation, développement des compétences et assistance pour les stratégies de mise sur le marché. Les services ciblent spécifiquement les startups fabless prévoyant de développer des ASICs, des ASSPs, des FPGAs ou des circuits photoniques intégrés.
Impact sur le marché et calendrier
Bien que l’événement de lancement officiel soit prévu pour le 28 janvier 2026, le centre n’a pas encore annoncé de startups fabless françaises spécifiques comme premiers partenaires ni publié d’objectifs quantitatifs en matière de création d’emplois, d’investissement ou de volumes de production. Les observateurs de l’industrie notent que ces collaborations semblent encore en cours d’élaboration.
L’initiative représente un pari majeur sur la capacité de la France à rivaliser dans la course mondiale des semi-conducteurs en abaissant les barrières à l’entrée pour les petites entreprises dans une industrie des puces très capitalistique. Le succès dépendra finalement de la capacité du centre à traduire son offre de services complète en succès commerciaux pour les startups européennes face aux géants asiatiques et américains des semi-conducteurs.
Sources
- aCCCess Network
- IT SOCIAL
